DAC(Digital - Analog Converter)는 Digital 신호를 아날로그 신호로 변환하는 블록입니다.
ADC 등 다양한 아키텍쳐에서 사용할 수 있습니다.
구현 방법에는 여러가지가 있습니다.
저항이나 캐패시터를 사용하여 등분할 수도 있고,
트렌지스터 배열을 이용하여 전류로 바꾸는 방법도 있습니다.
공통점이 있다면 동일한 DAC element가 여러개 존재한다는 것입니다.
하지만 공정의 문제로 각 소자 별 크기가 달라지는 Mismatch가 발생합니다.
이러한 Mismatch는 곧 Nonlinearity 문제를 유발합니다.
예를 들어 Capacitor Array로 구성된 CDAC로 가정해보겠습니다.
$$C_A = 1.01C, C_B = 0.99C, C_C = 1.02C, C_D = 0.98C$$
공정 오차로 4개의 캐패시터 사이에 다음 오차가 발생했다고 가정해봅시다.
이때 2개의 unit을 켠다고 가정했을 때
A + B, A + C, A+ D ... 어떤 조합으로 키는지에 따라 출력이 전부 다르게 나옵니다.
하지만 2개의 Unit을 킬 때는 무조건 A와 B만 사용한다고 가정해봅시다.
그러면 고정적인 Mismatch Pattern이 생겨버리게 됩니다.
상단의 그림은 이 문제를 잘 보여주고 있습니다.
원래 동일해야 할 DAC의 Mismatch로 인해 직선 transfer curve가 비선형 curve로 바뀝니다.
이러한 Mismatch 문제를 해결하기 위한 가장 간단한 방법은
소자의 크기를 키우는 것입니다.
대략 소자 크기가 4배 증가할 때 각 소자의 오차 표준 편차가 2배 줄어듭니다.
물론 이러한 방법은 좋은 설계 방향이 아닙니다.
그렇기에 이러한 문제를 해결하기 위해 다음 장에서 후술할
DEM(Dynamic Element Matching)이 등장하게 되었습니다.