감자이야기

FPGA를 활용하여 설계를 하기 위한 툴 중 하나로 Vivado가 있다. Vivado는 Xilinx에서 개발한 FPGA 설계 도구로 Xilinx 사의 FPGA로 사용할 수 있다. 또한 Vivado를 통하여 HDL 제작, 시뮬레이션, 합성 등 설계의 과정을 전부 진행할 수 있다. Vivado에서 사용가능한 언어는 Verilog와 VHDL 등이 있으며 하드웨어 설계에 깊이 사용되는 언어들이다. 그중에서 Verilog 문법을 살펴보고자 한다. Verilog는 회로 모듈 단위로 코딩을 한다. 디지털 회로는 모듈의 집합으로 이루어져 있으며 모듈들의 계층적 구조로 이루어져있다. 하나의 모듈은 module 모듈명 (input, output port 들); input ~; output ~; assign ~ = ~; e..

반도체 설계 군에는 메모리 설계와 System 반도체라고도 불리는 비메모리 설계로 나뉜다. 이러한 비메모리 반도체는 주문형 반도체 곧 ASIC라고 불리기도 한다. 주문형 반도체 ASIC는 설계 방식에 따라 다음 그림과 같이 나뉜다. Full - Custom ASICs는 반도체를 설계할때의 mask같은 그림을 다 직접 그리는 것으로 비효율적이나 Performance는 가장 높다. 반면에 Semi - Custom ASICs는 multiplexer와 같은 많이 사용되는 모듈들을 라이브러리에 넣어두는 방식이다. Semi - custom ASICs에도 여러 종류가 있다. Standard-Cell based ASICs 는 설계할 때 라이브러리를 사용이 가능하게 하여 Full - Custom 에 비해 설계 시간을 줄..